{{{sourceTextContent.title}}}

Il modulo del FET di GaN del Metà-Ponticello viene in QFN

{{{sourceTextContent.subTitle}}}

Un QFN alloggia lle 80 V, 10 una fase di potere del metà-ponticello del FET di GaN ed il relativo driver collegato del cancello.

{{{sourceTextContent.description}}}

Texas Instruments ha imballato due FETs di GaN e un driver ad alta frequenza del cancello in una configurazione del metà-ponticello che produce lle 80 V, 10 A. La fase di potere LMG5200 (fig. tecnologia d'imballaggio avanzata caratteristiche del multichip di 1) ed è ottimizzata per sostenere le topologie di conversione di potere che azionano alle frequenze fino a 5 megahertz. Gli input LMG5200 sono TTL-compatibili e possono sostenere fino a 14 V senza riguardo a VCC. La tabella 1 descrive i collegamenti di perno LMG5200.

Il LMG5200 è una fase completa e certa di potere, consistendo di un driver e di un FET di GaN di potere ottimizzati la prestazione. Tutti i dispositivi sono montati su una piattaforma completamente legare-legare-libera del pacchetto con gli elementi parassita minimizzati del pacchetto. Le considerazioni speciali durante il disegno di pacchetto assicurano che l'induttanza di fonte comune, l'induttanza del ciclo del cancello e l'induttanza del ciclo di potere siano ridotte significativamente.

Questa fase di potere di GaN del metà-ponticello integra due, 18 m.? I FETs di GaN con il alto-lato e il basso-lato gate i driver. Compreso il cancello il driver nel modulo migliora l'efficienza della potere-fase riducendo le induttanze parassita nel critico cancello-guida il ciclo. Inoltre, i ritardi di propagazione fra il alto-lato ed i driver del cancello del basso-lato sono abbinati per permettere al controllo molto stretto di tempo guasto. Per effettuare l'alta efficienza, il tempo guasto di controllo è critico nelle applicazioni GaN-basate. Potete controllare indipendente gli input del LI e di HI per minimizzare la terza conduzione del quadrante del FET del basso-lato per i convertitori duro commutati del dollaro. Un disadattamento molto piccolo di propagazione fra il HI ed il LI ai driver per sia le soglie di caduta che aumentanti tiene conto i periodi guasti nella gamma di 10 NS. l'Co-imballaggio del metà-ponticello del FET di GaN con il driver del cancello minimizza l'induttanza di fonte comune quella topologie duro commutate di effetti.

Un circuito della linguetta per calzare gli stivali con il morsetto impedice l'azionamento del cancello del alto-lato dal superamento della tensione massima di cancello--fonte dei FETs di GaN (VGS) senza alcuni circuiti esterni supplementari. Il driver del cancello ha un bloccaggio di undervoltage (UVLO) sul VCC e sulle rotaie della linguetta per calzare gli stivali (HB-HS). Quando la tensione è sotto la tensione della soglia di UVLO, il dispositivo ignora sia i segnali del LI che di HI impedire i FETs di GaN parzialmente essere acceso. Sotto UVLO, se ci è tensione sufficiente (VCC > 2.5 V), il driver attivamente tira il driver del cancello del basso-lato e del alto-lato prodotto livello basso. L'isteresi della soglia di UVLO di 200 sistemi MV impedice vibrare ed eccitazzione indesiderabile dovuto i punti di tensione.

Per per facilitare fabbricazione, il LMG5200? la s 6 millimetri 8 dal pacchetto di millimetro QFN non richiede underfill, a volte usato per incontrare i requirments di ripartizione di dispersione. Il più, la relativa orma riduttrice aumenta l'approvazione dei disegni di potere di GaN in una vasta gamma delle applicazioni, dal nuovo carico senza fili ad alta frequenza alle 48 Telecomunicazioni di V ed ai disegni industriali.

dovuto il parasitics che può accadere durante la disposizione di disegno e di imballaggio, i disegni GaN-basati di potere hanno avuti incertezze connesse con i loro circuiti del driver. Di conseguenza, i progettisti che utilizzano gli alti FETs di GaN di frequenza di commutazione devono esercitare la cura con la disposizione del bordo per evit diare squillare ed EMI. La disposizione adeguata delle componenti esterne usate con il LMG5200 è critica a realizzare la prestazione voluta. Inoltre, la disposizione dei condensatori per fornire l'alta frequenza che disaccoppia per le protezioni dell'input del driver e della linguetta per calzare gli stivali del cancello è critica da accertarsi che non ci sia perdita di azionamento del cancello durante la commutazione ad alta tensione e la commutazione corrente.

Per impedire i guasti catastrofici dovuto il surriscaldamento, è critico che il bordo di p.c. esibisce la resistenza termica bassa con il LMG5200 alla temperatura ambientale nelle condizioni di gestione del caso peggiore. Quanto segue la guida di riferimento per un disegno a più strati del bordo (http://www.ti.com/lit/an/snva729/snva729) otterrete termicamente ed elettricamente il massimo beneficio di un modulo integrato del metà-ponticello del driver del cancello e del FET di GaN.

Per elevare i benefici di efficienza della commutazione veloce, è estremamente importante ottimizzare la disposizione del bordo per l'impedenza minima del ciclo di potere. Nel usando un bordo con più di due strati potete minimizzare l'impedenza parassita del ciclo di potere avendo il percorso di ritorno al condensatore dell'input (fra VIN e PGND) piccolo e direttamente sotto il primo strato. L'induttanza del ciclo è riduttore dovuto l'annullamento di induttanza poichè la corrente di ritorno è direttamente sotto ed entrando nel senso opposto. È inoltre critico che i condensatori VCC ed i condensatori della linguetta per calzare gli stivali sono vicino al dispositivo come possibile e sul primo strato. Il collegamento di AGND del LMG5200 non dovrebbe direttamente essere collegato a PGND in modo che il rumore di PGND direttamente non sposti AGND e non causi gli eventi spuri di commutazione dovuto rumore iniettato nei segnali del LI e di HI. Utilizzi il gioco adatto nella disposizione per ridurre la dispersione ed effettuare i requisiti di spazio in conformità con il livello di inquinamento di applicazione.

Fig. 2 identifica l'effetto del parasitics del livello di bordo sulla prestazione di LMG5200? cicli chiave di s. L'induttanza del ciclo di alto potere (indicata nel colore rosso) causa il overshoot significativo sul nodo dell'interruttore. Il overshoot causa una perdita di efficienza dovuto le perdite di commutazione aumentate. Per minimizzare questa induttanza del ciclo, è critico usare le tecniche della disposizione che eliminano efficace l'induttanza parassita del ciclo.

L'aggiunta della capacità parassita di nodo dell'interruttore è inoltre un meccanismo di perdita di commutazione poichè il condensatore parassita è caricato e scaricato alla tensione di nodo dell'interruttore con ogni ciclo di commutazione. Minimizzi la capacità di interruttore-nodo riducendo la sovrapposizione fra l'aereo di interruttore-nodo e la terra e gli aerei di VIN. Per minimizzare la capacità aggiunta di nodo dell'interruttore, è suggerito che ci è un ritaglio per il nodo dell'interruttore nell'aereo del metallo 2 e possibilmente negli strati successivi pure. In più, il controllo ed i segnali di analogico sensibili dovrebbero essere mantenuti a partire dal perno dell'interruttore e dalla rete di interruttore-nodo per minimizzare l'accoppiamento e l'interferenza. Individui l'induttore di potere vicino al CI come possibile minimizzare la zona del interruttore-nodo, riducendo la capacità e la EMI parassita.

Per eliminare la perdita spuria di alimentazione in ingresso di entrata, minimizzi l'induttanza parassita dall'input che disaccoppia i condensatori a VCC e a AGND. Similmente, impedire perdita di potere nel driver del alto-lato e causare bloccaggio di undervoltage, minimizzare l'induttanza aggiunta fra il condensatore della linguetta per calzare gli stivali e il HB-HS scegliendo un condensatore adatto e lle tecniche suggerite della disposizione.

L'esclusione adeguata del rifornimento del basso-lato e dei driver del alto-lato è essenziale nella fornitura della prestazione stabile di commutazione senza disfunzione. Usando 0402 ha graduato i condensatori secondo la misura, disposti immediatamente adiacente al CI sullo strato superiore minimizza che l'induttanza della traccia per il condensatore della linguetta per calzare gli stivali a HS-HB.

Scelga un condensatore 0402 affinchè VCC disaccoppiare minimizzino l'induttanza della traccia dal condensatore al VCC, perni di AGND. L'eccessiva induttanza in questi cicli può causare una perdita di azionamento del cancello al alto-lato e al basso-lato, che danneggieranno la prestazione del circuito e di efficienza. Se l'induttanza è alta allora una perdita spuria del segnale di azionamento sotto la soglia di bloccaggio di undervoltage indurrà il dispositivo a spegnere il rifornimento del cancello completamente per prevenire danni to i FETs di GaN.

Oltre che ottenere il modulo di valutazione LMG5200 (EVM), i progettisti possono ottenere cominciati più velocemente usando PSpice ed i modelli di TINA-TI affinchè il LMG5200 simulino la prestazione e commutare i vantaggi di frequenza di questa tecnologia.

{{medias[4352].title}}

{{medias[4352].description}}